Partial English Translation of LAID OPEN unexamined JAPANESE PATENT APPLICATION Publication No. 3-165118

2. Scope of Clam

1) A switched capacitor circuit comprising:

two switched capacitor circuits for a complementary operation which are capable of canceling an offset voltage of an operational amplifier by cutting between an inverted input terminal and an output terminal of the operational amplifier in a first period so that the offset voltage obtains a canceled output signal in a second period; and an output selecting circuit for alternately selecting and taking out, by a given period, the output in the second period of the two switched capacitor circuits.

[Problems that the Invention is to Solve]

As shown in Fig. 4D, an operational amplifier 1 outputs an output of an analog reference voltage AG (accurately, sum of analog reference voltage AG and offset voltage of operational amplifier 1) during cut between an output terminal and an inverted input terminal, which means no voltage corresponding to an input signal obtained. Accordingly, some technique such as setting of a sampling timing which avoids a period not corresponding to the input signal, or the like is necessitated in a circuit of a next stage connected with the above circuit.

In view of the above, the present invention has its object of providing a switched capacitor which cancels the offset voltage of the operational amplifier and takes out the output continuously.

[Means of Solving the Problems]

In the present invention, a switched capacitor circuit comprises: two switched capacitor circuits for a complementary operation which are capable of canceling an offset voltage of an operational amplifier by cutting between an inverted input terminal and an output terminal of the operational amplifier in a first period so that the offset voltage obtains a canceled output signal in a second period; and an output selecting circuit for alternately selecting and taking out, by a given period, the output in the second period of the two switched capacitor circuits.

[Operation]

Each of the two switched capacitor circuits outputs a voltage corresponding to an input signal in the second period and does not output the voltage in the first period, and complementarily operates so as not to overlap the first period with each other. Accordingly, the output of the switched capacitor which is capable of obtaining the output is selected by a selecting circuit, thereby continuously obtaining the output.

⑩日本国特許庁(JP)

① 特許出顧公開

[®] 公開特許公報(A) 平3-165118

®Int.Cl. 5 H 03 H 19/00 識別記号

庁内整理番号

❷公開 平成3年(1991)7月17日

8837-5 J

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

スイツチトキヤパシタ回路

到特 顧 平1-303100

20出 願 平1(1989)11月24日

切発 明 者 岩 元

重 成

神奈川県厚木市棚沢221番地 旭化成マイクロシステム株

式会社内

切出 願 人

旭化成マイクロシステ

東京都渋谷区代々木1丁目11番2号

ム株式会社

四代理人 弁理士谷 義一

明 組 書

1. 発明の名称

スイッチトキャパシタ回路

2. 特許請求の範囲

1)第1の期間に演算増幅器の反転入力端と出力 過とを短絡して前記演算増幅器のオフセット電圧 をキャンセルし、第2の期間に前記オフセット電 圧がキャンセルされた出力信号を得るようなス イッチトキャパシタ回路を互いに相補的に動作す るように2つ設け、該2つのスイッチトキャパシ タ回路の第2の期間の出力を一定周期で相互に遺 択して取り出す出力遺択回路を設けたことを特徴 とするスイッチトキャパシタ回路。

(以下余白)

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、スイッチトキャパシタ回路に関し、 更に詳しくはスイッチトキャパシタ回路に用いられる演算増緩器のオフセット電圧を補償できるスイッチトキャパシタ回路に関する。

【従来の技術】

アナログ信号を取り扱う分野におからストランで信号を取り扱う分野におからストンの点になる。 では、カースのでは、カースのでは、アナルのでは、ア

第1の期間、すなわちゅ1 = Highのときに演算 増級器1の出力場と反転入力場とが超級され演算 増級器1のオフセット電圧がノードAに加えられ る。同時に、入力電圧はオフセット電圧が差し引 かれてコンデンサ2に響えられる。次に、第2の

. 【課題を解決するための手段】

本発明は、第1の期間に演算増幅器の反転入力 減と出力端とを短絡して前記演算増幅器のオフ セット電圧をキャンセルし、第2の期間に前記す フセット電圧がキャンセルされた出力信号を得る ようなスイッチトキャパシタ回路を互いに相補的 にか作するように2つ設け、鉄2つのスイッチト キャパシタ回路の出力を一定周期で 相互に選択して取り出す出力選択回路を設けたこ とを特徴とする。

【作用】

2つのスイッチトキャバシタ回路はそれぞれ入力信号に対応した電圧を出力する第2の期間と前記電圧を出力しない第1の期間とを有し、第1の期間が重ならないように相補的に動作する。従って、出力を得られる状態のスイッチトキャバシタ回路の出力を選択回路で選択することにより報紙的に出力を得られる。

期間、すなわちゅ2 = Highの時にコンデンサ2に表えられた電荷はコンデンサ3 および 4 に移され、この時、出力電圧が出力電子 0 に供給される。

[発明が解決しようとする課題]

漢字増幅器1の出力信号は第4回Dに示すように、出力機と反転入力機とが短絡されている間、アナログ基準電圧AG(正確にはアナログ基準電圧 AGと演算増幅器1のオフセット電圧との和)が出力されており、入力信号に対応した電圧が得られない。従って、本回路に接続される次段の回路は、このような入力信号に対応しない期間を避けるようなサンプリングのタイミングとするなどの工夫が必要であった。

本発明は、以上の点に載み、演算増幅器のオフセット電圧をキャンセルし、かつ出力を確続的に取り出すスイッチトキャパシタ回路を提供することを目的とする。

[实炼例]

次に、図面により本発明の実施例を、説明す る。

第1回は本発明のスイッチトキャバシタ回路の一例である。第1回において、20.30 はスイッチトキャバシタ回路であって、構成はそれぞれ第3回のスイッチトキャバシタ回路と同様であり、同じ構成要素にはサフィクス a,b が付与されている。それぞれのスイッチトキャバシタ回路は第2回 A ~ D に示すようなクロックバルス 中 3 とり駆動され入力信号をサンブルして、 それぞれ出力 A (第2回F)。出力 B (第2回 G)を出力する。クロックバルスの3との4 およびの5 とりもはそれぞれノンオーバーラップのクロックバルスであり、の4との6は重なってオンしてもよ

40は出力選択回路であって、MOS スイッチ 11.12 からなりそれぞれ第2図H、1のクロック パルスΦA、ΦBで駆動され、それぞれスイッチ トキャパシタ回路20の出力とスイッチトキャパシ タ回路30の出力とを選択する。NOS スイッチ11は クロックパルス Φ A = Highのときにオンし、 Φ A = Low のときにオフし、NOS スイッチ12は Φ B = Highのときにオンし、Φ B = Low のときに オマする。Φ A と Φ B は 互いに反転した被形でよ く、または一部皿なってオンしてもよい。 従っ て、クロックパルス Φ A , Φ B はそれぞれ Φ 4 と Φ 6 を用いても良い。

このようにすると、NOS スイッチ11はスイッチトキャパシタ回路が入力に対応した信号を出力するときにオンして出力嫡子 O に出力信号を出力し、NOS スイッチ12はスイッチトキャパシタ回路が入力信号に対応した信号を出力するときにオンして出力嫡子 O に出力信号を出力する。

以上のように構成すると出力菓子 O には第 2 図 J のような出力が得られ演算増幅器 I a . l b のオフセット 定圧がキャンセルされしかも雑誌して出力 は サンプリカ かけ上、クロックパルスの 2 倍の周期でサンプリングをしたのと同じ波形である。

いる.

4. 図面の簡単な説明

第1 図は本発明の一実施例によるスイッチト キャパシタ回路を示す図、

第2回は第1回に示したスイッチトキャパシタ 回路の信号波形図、

第3図は従来のオフセットフリーのスイッチトキャバシタ回路を示す図、

第4図は従来のスイッチトキャパシタ回路の信 号波形を示す図である。

1 … 演算增幅器、

20.30 …スイッチトキャパシタ、


40…出力選択基礎。

本実施例ではローバスフィルタとして構成した場合を示したが、演算増幅器の反転入力端と出力端との間に等価抵抗成分のみの回路で構成されたゲイン・アンプ、容量度分のみで構成された積分器等の回路を用いた場合にも同様の構成で良い。

さらに等値入力抵抗の2つのNOS スイッチのオン・オフを逆にした場合、すなわち本実施例でNOS スイッチ 5 をクロックパルス Φ 2 で、NOS スイッチ 6 をクロックパルス Φ 1 で駆動させる場合においても同じ結果が得られる。


[発明の効果]


本発明により演算増幅器のオフセット電圧をキャンセルでき、しかも次段の回路では雑誌的に だの タイミングでもサンブリングができる。 さらに、クロックパルスの立ち上がりと立ち下がりで サンブリングするのと同じ波形になるため、 見かけ上クロックパルスの 2 倍の周期でサンブリングをしたのと同じ波形であり、出力の平滑性に 優れ、出力信号の有するエネルギーは 2 倍になって




17.10 37.1

第 3 図







第 4 図